



Porte Logiche e Circuiti Combinatori




A	X
0	1
1	0

(a)




A	B	X
0	0	1
0	1	1
1	0	1
1	1	0

(b)




A	B	X
0	0	1
0	1	0
1	0	0
1	1	0

(c)



A	B	X
0	0	0
0	1	0
1	0	0
1	1	1

(d)



A	B	X
0	0	0
0	1	1
1	0	1
1	1	1

(e)


Prof. Ivan Lanese

Algebra di Boole

- Abbiamo visto che gli elaboratori digitali usano valori binari $\{0,1\}$
- L'algebra di Boole definisce una aritmetica per tali due valori

Gli operatori di tale algebra sono:

- Addizione (+ oppure OR):
 $0+0=0$; $0+1=1$; $1+0=1$; $1+1=1$
- Moltiplicazione (\cdot oppure AND):
 $0\cdot 0=0$; $0\cdot 1=0$; $1\cdot 0=0$; $1\cdot 1=1$
- Negazione (barra sopra operando oppure NOT):
 $\overline{0}=1$; $\overline{1}=0$



George Boole, 1815-1864
(*"A Calculus of Logic"*)

Espressioni booleane e proprietà dell'algebra di Boole

- Un'espressione booleana si costruisce usando:
 - le costanti 0 e 1 (identificano i valori di verità "falso" e "vero")
 - gli operatori booleani
 - le variabili (A, B, C, x, y, ...)

- Usiamo equivalenze fra espressioni booleane per descrivere le proprietà dell'algebra di Boole

- We also have not idempotence: $\overline{\overline{A}} = A$

Name	AND form	OR form
Identity law	$1A = A$	$0 + A = A$
Null law	$0A = 0$	$1 + A = 1$
Idempotent law	$AA = A$	$A + A = A$
Inverse law	$A\overline{A} = 0$	$A + \overline{A} = 1$
Commutative law	$AB = BA$	$A + B = B + A$
Associative law	$(AB)C = A(BC)$	$(A + B) + C = A + (B + C)$
Distributive law	$A + BC = (A + B)(A + C)$	$A(B + C) = AB + AC$
Absorption law	$A(A + B) = A$	$A + AB = A$
De Morgan's law	$\overline{AB} = \overline{A} + \overline{B}$	$\overline{A + B} = \overline{A}\overline{B}$

Funzioni booleane e tabelle di verità

- Una funzione booleana associa a delle variabili booleane in input un valore logico in output
- Un modo naturale per descrivere le funzioni booleane sono le tabelle di verità:
 - per ogni combinazione di possibili valori per le variabili in input, indicano il corrispondente valore di output
 - nell'esempio a fianco, $F(A,B,C)$ è una funzione booleana a tre variabili A, B, C

A	B	C	F
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

Mintermini

- Un letterale è
 - una variabile (ad esempio A)
 - oppure una variabile negata (ad esempio \bar{A})
- Un mintermine su n variabili è l'AND fra n letterali corrispondenti alle n variabili
- Ogni combinazione delle variabili di una funzione booleana ha un corrispondente mintermine (vero per quella specifica combinazione)

A	B	C	F	
0	0	0	0	$\bar{A} \bar{B} \bar{C}$
0	0	1	0	$\bar{A} \bar{B} C$
0	1	0	1	$\bar{A} B \bar{C}$
0	1	1	0	$\bar{A} B C$
1	0	0	0	$A \bar{B} \bar{C}$
1	0	1	0	$A \bar{B} C$
1	1	0	1	$A B \bar{C}$
1	1	1	1	$A B C$

Espressioni booleane per descrivere funzioni

- Ogni funzione booleana può essere definita tramite un'espressione booleana basata sui soli operatori di base AND, OR, NOT
- In particolare esiste una forma "canonica":
 - considerare i mintermini corrispondenti alle combinazioni dell'input per cui la funzione è vera

A	B	C	F
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

$\bar{A}\bar{B}\bar{C}$
 $\bar{A}\bar{B}C$
 $\bar{A}B\bar{C}$
 $\bar{A}BC$
 $A\bar{B}\bar{C}$
 $A\bar{B}C$
 $AB\bar{C}$
 ABC

- fare l'OR di questi mintermini: $\bar{A}\bar{B}\bar{C} + \bar{A}B\bar{C} + ABC$

Esempio di rappresentazione canonica

Storiella: Ogni potenziale sospettato è contraddistinto dalla possibilità di avere oppure no un alibi (a), un motivo per commettere l'omicidio (m), ed una relazione con l'arma del delitto (w). La polizia decide di considerare come sospettati coloro che soddisfano l'espressione **NOT(a) AND (m OR w)**

Tabella di verità della funzione "sospettato" $s(a, m, w) = \bar{a} \cdot (m + w)$

a	m	w	<i>minterm</i>	suspect(a,m,w)= not(a) and (m or w)
0	0	0	$m_0 = \bar{a} \bar{m} \bar{w}$	0
0	0	1	$m_1 = \bar{a} \bar{m} w$	1
0	1	0	$m_2 = \bar{a} m \bar{w}$	1
0	1	1	$m_3 = \bar{a} m w$	1
1	0	0	$m_4 = a \bar{m} \bar{w}$	0
1	0	1	$m_5 = a \bar{m} w$	0
1	1	0	$m_6 = a m \bar{w}$	0
1	1	1	$m_7 = a m w$	0

Forma canonica: $s(a, m, w) = \bar{a} \bar{m} w + \bar{a} m \bar{w} + \bar{a} m w$

Come implementare funzioni booleane

- Impareremo a costruire circuiti combinatori, cioè "scatole" che implementano funzioni booleane
- Ad esempio potremmo pensare ad un circuito che implementa la funzione:
 $\text{And}(a,b) = a \text{ AND } b$


Interfaccia: $\text{And}(a,b) = 1$ se e solo se $a=b=1$



- Per costruire questi circuiti useremo dei "mattoncini" di base (dette porte logiche)
 - In particolare useremo la porta NAND che implementa la seguente funzione: $\text{Nand}(a,b) = \text{NOT}(\text{AND}(a,b))$

La porta logica NAND

- La porta logica NAND ha la seguente rappresentazione grafica e la seguente tabella di verità




A	B	out
0	0	1
0	1	1
1	0	1
1	1	0

- Si usa questa porta per due principali motivi:
 - Facile da realizzare fisicamente tramite transistor
 - Porta universale (si implementano AND, OR e NOT usando solo porte NAND)

Transistor

- Un transistor è un dispositivo a 3 connessioni: collettore, base, emettitore

- se non c'è tensione sulla base, si comporta come una resistenza infinita fra collettore e emettitore
- in presenza di tensione sulla base, si comporta da conduttore ideale tra collettore ed emettitore




- Il sistema in figura implementa un NOT

- se non diamo tensione a V_{in} , la tensione V_{cc} viene trasmessa a V_{out}
- se invece diamo tensione a V_{in} , non ci sarà tensione su V_{out} in quanto la tensione V_{cc} scarica a terra passando da collettore a emettitore

NAND: realizzazione tramite transistor


- Assumendo che la presenza di tensione rappresenti la costante booleana 1, mentre la sua assenza la costante booleana 0, il seguente dispositivo implementa la porta logica NAND




- La tensione V_{cc} scarica a terra solo se entrambi gli input V_1 e V_2 sono sottoposti a tensione (in altri termini, l'output è uguale a 1 per ogni combinazione di input, ad esclusione del caso in cui entrambi gli input siano uguali a 1)

NAND: universalità


- Implementazione porta logica NOT:




- Implementazione porta logica AND:



- Implementazione porta logica OR:




NOT




A	X
0	1
1	0

AND



A	B	X
0	0	0
0	1	0
1	0	0
1	1	1


OR



A	B	X
0	0	0
0	1	1
1	0	1
1	1	1

Implementazione altre funzioni booleane


- Per realizzare nuovi circuiti di solito si descrive prima l'interfaccia, ed in seguito si fornisce un'implementazione



- Osservazione:
 - Possono esistere più implementazioni per la medesima interfaccia


Porta logica Xor

- La porta logica Xor ha la seguente interfaccia:




a	b	out
0	0	0
0	1	1
1	0	1
1	1	0

- Eccone due implementazioni:




$$\text{Xor}(a,b) = \text{Or}(\text{And}(a,\text{Not}(b)),\text{And}(\text{Not}(a),b))$$

(forma canonica)



Un esercizio: multiplexer

a	b	sel	out
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	1




sel	out
0	a
1	b


Progettare un'implementazione del multiplexer descritto sopra:
si consiglia l'uso delle porte logiche Not, And, Or

Array logico programmabile (PLA)

- Tutte le funzioni booleane hanno una forma canonica (OR fra i mintermini per cui l'output è vero)
- **Array logici programmabili:** circuiti universali pre-costruiti che data una quantità di input (3 nella figura) prevedono porte AND per tutti i possibili mintermini, con uscite che entrano in un OR
- E' possibile programmare qualsiasi funzione, semplicemente fondendo dei fusibili che interrompono il collegamento fra gli AND dei mintermini che non interessano, e l'OR finale



Funzione realizzata tramite PLA




implementation of $f(a,b,c) = a \bar{b} c + \bar{a} b \bar{c}$


(the on/off states of the fuses determine which gates participate in the computation)

Esempio della funzione “sospettato”

$$s(a, m, w) = \bar{a} \cdot (m + w)$$




$$s(a, m, w) = \bar{a} \bar{m} w + \bar{a} m \bar{w} + \bar{a} m w$$



Ancora sulla funzione “sospettato”


- La forma canonica è utile se si vuole usare un PLA...

$$s(a, m, w) = \bar{a}\bar{m}w + \bar{a}m\bar{w} + \bar{a}mw$$



- ...ma la seguente forma equivalente usa meno porte


$$s(a, m, w) = \bar{a} \cdot (m + w)$$



Mappe di Karnaugh

- Le mappe di Karnaugh sono un modo per rappresentare funzioni booleane (simili alle tabelle di verità)..
 - ..ma tale rappresentazione permette di costruire un circuito combinatorio "minimale"
- Mappa di Karnaugh:
 - tabella bidimensionale con una cella per ogni possibile mintermine
 - due celle adiacenti differiscono per un solo letterale (codice Grey)
 - nella cella si mette 1 se la funzione booleana vale 1, si mette 0 altrimenti


Esempio di Mappa di Karnaugh per funzione a 2 variabili



<i>A</i>	<i>B</i>	<i>F</i>
0	0	1
0	1	1
1	0	1
1	1	0


- Le indicazioni *A* (rispettivamente *B*) a fianco della mappa indicano righe (rispettivamente colonne) contenenti i mintermini con il letterale *A* (rispettivamente *B*)

Esempio di Mappa di Karnaugh per funzione a 3 variabili




<i>A</i>	<i>B</i>	<i>C</i>	<i>F</i>
0	0	0	1
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	1

Esempio di Mappa di Karnaugh per funzione a 4 variabili




Raggruppamenti in Mappe di Karnaugh


- Esistono blocchi di celle, detti raggruppamenti, corrispondenti a tutti i mintermini che contengono alcuni letterali
- Esempio: il raggruppamento riportato sotto coincide con i quattro mintermini in cui appaiono i letterali C e D
 - Tale raggruppamento viene identificato con il prodotto CD
 - CD è infatti l'espressione che definisce la funzione corrispondente alla mappa qui a fianco assumendo un 1 nelle celle del raggruppamento, e uno 0 in tutte le altre celle



Altri esempi di raggruppamenti




Prodotto Corrispondente: $\bar{A}C$




Prodotto Corrispondente: $\bar{A}\bar{C}D$

Altri esempi di raggruppamenti (continua)




Prodotto Corrispondente: $\bar{C}D$



Prodotto Corrispondente: $\bar{C}\bar{D}$

Altro esempio




- La figura riporta una copertura, ma tale copertura non è minimale
 - le celle del raggruppamento verde sono già incluse in altri raggruppamenti (stessa cosa per il raggruppamento arancione)

Copertura minimale


- Per essere minimale una copertura deve essere composta da:
 - raggruppamenti che non sono contenuti in potenziali raggruppamenti più grandi
 - raggruppamenti che contengono almeno una cella che non appare anche in altri raggruppamenti della copertura
- L'espressione booleana corrispondente ad una copertura minimale risulta essere un'espressione del tipo somma di prodotti di letterali (in altri termini OR fra AND di letterali) con un numero minimale di addendi

Copertura minimale (esempio)

- Le forme minimali per l'ultimo esempio sono due:



$$\bar{A}\bar{B}\bar{C}\bar{D} + \bar{A}\bar{B}C + \bar{B}CD + AB\bar{C} + ABD$$



$$\bar{A}\bar{B}\bar{C}\bar{D} + \bar{A}\bar{B}C + \bar{B}CD + AB\bar{C} + ACD$$

HDL e Hardware Simulator

- Sperimentaremo la progettazione di circuiti combinatori seguendo l'approccio del progetto: www.nand2tetris.org
 - I circuiti vengono definiti tramite il linguaggio HDL (Hardware Description Language)
 - Il comportamento dei circuiti descritti in HDL vengono simulati tramite un programma chiamato HardwareSimulator
- Nelle prossime slide vedremo come usare il linguaggio HDL ed il programma HardwareSimulator

Costruzione di una porta logica **And**



And.cmp

a	b	out
0	0	0
0	1	0
1	0	0
1	1	1

Contract:

When running your .hdl on our .tst, your .out should be the same as our .cmp.

And.hdl

```
CHIP And
{
  IN  a, b;
  OUT out;
  // implementation missing
}
```

And.tst

```
load And.hdl,
output-file And.out,
compare-to And.cmp,
output-list a b out;
set a 0, set b 0, eval, output;
set a 0, set b 1, eval, output;
set a 1, set b 0, eval, output;
set a 1, set b 1, eval, output;
```

Costruzione di una porta logica **And**



Interfaccia: $\text{And}(a,b) = 1$ se e solo se $a=b=1$



And.hdl

```
CHIP And
{
  IN  a, b;
  OUT out;
  // implementation missing
}
```

Costruzione di una porta logica **And**



Implementazione: $\text{And}(a,b) = \text{Not}(\text{Nand}(a,b))$




And.hdl

```
CHIP And
{
  IN  a, b;
  OUT out;
  // implementation missing
}
```

Costruzione di una porta logica And



Implementazione: $\text{And}(a,b) = \text{Not}(\text{Nand}(a,b))$




And.hdl

```
CHIP And
{
  IN  a, b;
  OUT out;
  // implementation missing
}
```

Costruzione di una porta logica And



Implementazione: $\text{And}(a,b) = \text{Not}(\text{Nand}(a,b))$



And.hdl

```
CHIP And
{
  IN  a, b;
  OUT out;

  Nand(a = a,
        b = b,
        out = x);

  Not(in = x, out = out);
}
```



Hardware simulator

The screenshot shows a hardware simulator window titled "Hardware Simulator - D:\hack\Chips\Project 1\Xor.hdl". The interface includes a menu bar (File, View, Run, Help), a toolbar with simulation controls (a red circle highlights the "Run" button), and a status bar at the bottom that reads "Script restarted".

The main workspace is divided into several sections:

- Input pins:** A table with columns "Name" and "Value".
- Output pins:** A table with columns "Name" and "Value".
- HDL:** A text area containing Verilog code for an XOR gate.
- Internal pins:** A table with columns "Name" and "Value".
- Script:** A text area on the right containing a test script.

Two callout boxes are present: "HDL program" points to the HDL code area, and "test script" points to the script area.

Name	Value
a	0
b	0

Name	Value
out	0

```
// Xor (exclusive or) gate
// if a<>b out=1 else out=0
CHIP Xor {
  IN a,b;
  OUT out;
  PARTS:
  Not (in=a,out=nota);
  Not (in=b,out=notb);
  And (a=a,b=notb,out=x);
  And (a=nota,b=b,out=y);
  Or (a=x,b=y,out=out);
}
```

Name	Value
nota	1
notb	1
x	0
y	0

```
load Xor,
output-file Xor.out,
compare-to Xor.cmp,
output-list a%B3.1.3 b%B3.1.3 out%B3.1.3;

set a 0,
set b 0,
eval,
output;

set a 0,
set b 1,
eval,
output;

set a 1,
set b 0,
eval,
output;

set a 1,
set b 1,
eval,
output;
```

Hardware simulator

The screenshot shows a hardware simulator window titled "Hardware Simulator - D:\hack\Chips\Project 1\Xor.hdl". The interface includes a menu bar (File, View, Run, Help), a toolbar with simulation controls (a red circle highlights the "Run" button), and a status bar at the bottom that reads "Script restarted".

The main workspace is divided into several sections:

- Input pins:** A table with columns "Name" and "Value".

Name	Value
a	0
b	0
- Output pins:** A table with columns "Name" and "Value".

Name	Value
out	0
- Internal pins:** A table with columns "Name" and "Value".

Name	Value
nota	1
notb	1
x	0
y	0
- HDL:** A text area containing the following code:

```
// Xor (exclusive or) gate
// if a<>b out=1 else out=0
CHIP Xor {
  IN a,b;
  OUT out;
  PARTS:
  Not (in=a,out=nota);
  Not (in=b,out=notb);
  And (a=a,b=notb,out=x);
  And (a=nota,b=b,out=y);
  Or (a=x,b=y,out=out);
}
```
- Script Console:** A text area on the right showing the execution log, with several lines highlighted in red:

```
load Xor,
output-file Xor.out,
compare-to Xor.cmp,
output-list a%B3.1.3 b%B3.1.3 out%B3.1.3;

set a 0,
set b 0,
eval,
output;

set a 0,
set b 1,
eval,
output;

set a 1,
set b 0,
eval,
output;

set a 1,
set b 1,
eval,
output;
```

An orange callout box labeled "HDL program" points to the HDL code section.

Hardware simulator

The screenshot shows a hardware simulator window titled "Hardware Simulator - D:\hack\Chips\Project 1\Xor.hdl". The interface includes a menu bar (File, View, Run, Help), a toolbar with simulation controls (Play, Stop, Step, Slow, Fast), and a status bar at the bottom.

Chip Name: Xor **Time:** 0

Input pins:

Name	Value
a	1
b	1

Output pins:

Name	Value
out	0

HDL:

```
// Xor (exclusive or) gate
// if a<>b out=1 else out=0
CHIP Xor {
  IN a,b;
  OUT out;
  PARTS:
    Not (in=a,out=nota);
    Not (in=b,out=notb);
    And (a=a,b=notb,out=x);
    And (a=nota,b=b,out=y);
    Or (a=x,b=y,out=out);
}
```

Internal pins:

Name	Value
nota	0
notb	0
x	0
y	0

Script:

```
load Xor,
output-file Xor.out,
compare-to Xor.cmp,
output-list a%B3.1.3 b%B3.1.3 out%B3.1.3;

set a 0,
set b 0,
eval,
output;

set a 0,
set b 1,
eval,
output;

set a 1,
set b 0,
eval,
output;

set a 1,
set b 1,
eval,
output;
```

View: Script, Output, Compare, None

output file:

a	b	out
0	0	0
0	1	1
1	0	1
1	1	0

End of script - Comparison ended successfully

Bus multi-bit

- I circuiti combinatori a volte sono collegati a connessioni composte da più bit
 - Tali connessioni sono dette "bus"
 - Nell'immagine sotto è riportato un circuito con 32 ingressi e 16 uscite
 - Gli ingressi sono organizzati in 2 bus ("a" e "b") da 16 bit l'uno
 - Le uscite sono organizzate in un bus ("out") da 16 bit



Bus multi-bit in HDL

- Nel linguaggio HDL i bus vengono specificati indicando il nome del bus seguito dal suo numero di bit fra parentesi quadre

```
/*  
 * Adds two 16-bit values.  
 */  
CHIP Add16 {  
    IN a[16], b[16];  
    OUT out[16];  
  
    PARTS:  
        ...  
}
```

- Nell'esempio dichiariamo un circuito che somma due numeri da 16 bit dati in input tramite due bus da 16 bit ("a" e "b") e risultato dato in output tramite un bus da 16 bit ("out")

Bus multi-bit in HDL (esempi)

- Assumiamo ora di progettare un circuito che somma 3 numeri dati in input tramite 3 bus da 16 bit l'uno
 - Ecco la sua interfaccia:

```
/*  
 * Adds three 16-bit values.  
 */  
CHIP Add3Way16 {  
    IN first[16], second[16], third[16];  
    OUT out[16];  
  
    PARTS:  
  
        // Put your code here:  
  
}
```

Bus multi-bit in HDL (esempi)

- Ora lo implementiamo assumendo di usare due adder del tipo visto in precedenza con (2 bus da 16 input in ingresso)

```
/*
 * Adds three 16-bit values.
 */
CHIP Add3Way16 {
    IN first[16], second[16], third[16];
    OUT out[16];

    PARTS:

        Add16(a=first, b=second, out=temp);
        Add16(a=temp, b=third, out=out);
}
```

- “temp” è anch'esso un bus a 16 bit, i cui bit si collegano bit-per-bit a quelli dell’“out” del primo adder e all’ingresso “a” del secondo adder

Bus multi-bit in HDL (esempi)

- E' possibile fare riferimento ai singoli bit di un bus usando il nome del bus e mettendo fra parentesi quadre l'identificativo del bit
 - Se un bus ha n bit, gli identificativi dei singoli bit vanno da 0 a $n-1$

```
/*
 * ANDs together all 4 bits of the input.
 */
CHIP And4Way {
    IN a[4];
    OUT out;

    PARTS:
        AND(a=a[0], b=a[1], out=t01);
        AND(a=t01, b=a[2], out=t012);
        AND(a=t012, b=a[3], out=out);
}
```

- L'esempio riporta un'implementazione di un circuito combinatorio con un bus di 4 bit in ingresso, ed in uscita il risultato dell'AND fra i 4 bit in ingresso

Bus multi-bit in HDL (esempi)

- Nell'esempio qui sotto si progetta invece un circuito con due bus da 4 bit in ingresso e ed un bus da 4 bit in uscita
 - In uscita si propone il risultato dell'AND bit-a-bit

```
/*
 * Computes a bit-wise and of its two 4-bit
 * input buses
 */
CHIP And4 {
    IN a[4], b[4];
    OUT out[4];

    PARTS:
        AND(a=a[0], b=b[0], out=out[0]);
        AND(a=a[1], b=b[1], out=out[1]);
        AND(a=a[2], b=b[2], out=out[2]);
        AND(a=a[3], b=b[3], out=out[3]);
}
```

Bus multi-bit in HDL (esempi)

- E' possibile decomporre un bus multi-bit in sotto-bus, ognuno composto da un sotto-gruppo di bit
 - Nell'esempio qui sotto si considerano due bus da 8 bit in ingresso: "lsb" per i bit meno significativi (least significant bits) e "msb" per i bit più significativi (most significant bits)
 - Assumiamo che siano due byte che rappresentano una "word" da 16 bit
 - Per dare in input la intera "word" all'ingresso "a" di un adder con input a 16 bit si decompone "a" in due sotto-bus da un byte l'uno: "a[0..7]" e "a[8..15]"

```
...  
IN lsb[8], msb[8], ...  
...  
Add16(a[0..7]=lsb, a[8..15]=msb, b=..., out=...);
```